#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of	)
Kazuhiro NISHIMURA	) Oroup Art Unit: Unassigned
Application No.: Unassigned	) ) Examiner: Unassigned
Filed: December 10, 2003	) ) Confirmation No.: Unassigned
For: TEST DEVICE OF A/D CONVERTER	)

### SUBMISSION OF CERTIFIED COPY OF PRIORITY DOCUMENT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed:

Japanese Patent Application No. 2002-365650

By:

Filed: December 17, 2002

In support of this claim, enclosed is a certified copy of said prior foreign application. Said prior foreign application was referred to in the oath or declaration. Acknowledgment of receipt of the certified copy is requested.

Respectfully submitted,

Burns, Doane, Swecker & Mathis, L.L.P.

Date: December 10, 2003

Platon N. Mandros Registration No. 22,124

P.O. Box 1404 Alexandria, Virginia 22313-1404 (703) 836-6620

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月17日

出 願 番 号

Application Number:

特願2002-365650

[ ST.10/C ]:

[JP2002-365650]

出 願 人
Applicant(s):

三菱電機株式会社

2003年 1月17日

特許庁長官 Commissioner, Japan Patent Office



# 特2002-365650

【書類名】

特許願

【整理番号】

542017JP01

【提出日】

平成14年12月17日

【あて先】

特許庁長官 殿

【国際特許分類】

H03M 1/10

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

西村 和博

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100066474

【弁理士】

【氏名又は名称】

田澤 博昭

【選任した代理人】

【識別番号】

100088605

【弁理士】

【氏名又は名称】

加藤 公延

【手数料の表示】

【予納台帳番号】

020640

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 A/Dコンバータのテスト装置

【特許請求の範囲】

【請求項1】 被測定A/Dコンバータの出力デジタルコードと測定のために与えられるビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比のデジタル信号を生成する比較判定回路と、

正方向電流源と、

電流値の絶対値が前記正方向電流源と実質的に等しく設定された負方向電流源と、

前記正方向電流源または前記負方向電流源が接続された場合に入力される電流 から出力積分電圧を得る積分回路と、

前記積分回路の積分出力に所定の三角波信号またはのこぎり波信号を重畳して 前記被測定A/Dコンバータの入力電圧として出力する加減算回路と、

前記判定出力が前記ビット遷移点を示すデジタルコードより大きいことを示す 期間では前記出力積分電圧を減少させるように前記正方向電流源および前記負方 向電流源の一方を前記積分回路に接続し、また、前記判定出力が前記ビット遷移 点を示すデジタルコードより小さいことを示す期間では前記出力積分電圧を増加 させるように前記正方向電流源および前記負方向電流源の他方を前記積分回路に 接続するスイッチ手段と、

測定のために前記積分回路の出力積分電圧を取り出す手段とを備えたA/Dコンバータのテスト装置。

【請求項2】 第2の正方向電流源と、

電流値の絶対値が前記第2の正方向電流源と実質的に等しく設定された第2の 負方向電流源と、

比較判定回路に与えられるビット遷移点を示すデジタルコードよりも上の値の デジタルコードが設定入力され、被測定A/Dコンバータの出力デジタルコード と当該上の値のデジタルコードとを比較し、その大小に対応したデューティ比の デジタル信号を第2の判定出力として生成する第2の比較判定回路と、 前記ビット遷移点を示すデジタルコードよりも下の値のデジタルコードが設定 入力され、前記被測定A/Dコンバータの出力デジタルコードと当該下の値のデ ジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第 3の判定出力として生成するる第3の比較判定回路とを備え、

スイッチ手段は、前記第2の判定出力が前記上の値のデジタルコードより大きいことを示す期間では出力積分電圧を減少させるよう、また、前記第3の判定出力が前記下の値のデジタルコードより小さいことを示す期間では前記出力積分電圧を増加させるよう、積分回路に既に接続されている正方向電流源または負方向電流源と同じ電流方向を持つ前記第2の正方向電流源または前記第2の負方向電流源を前記積分回路に接続するようにしたことを特徴とする請求項1記載のA/Dコンバータのテスト装置。

【請求項3】 積分回路の出力積分電圧を取り出し測定する経路に設けられたフィルタ回路を備えたことを特徴とする請求項1または請求項2記載のA/D コンバータのテスト装置。

【請求項4】 被測定A/Dコンバータの出力デジタルコードと測定のために与えられたビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小対応したデューティ比のデジタル信号を生成する比較判定回路と、

前記判定出力のデジタル信号を積分する第1の積分回路と、

基準電圧と前記第1の積分回路の出力積分電圧との差をとり、差の電圧に対応 した電流値およびその方向の電流を得る電圧差・電流変換回路と、

得られた電流値およびその方向の電流を積分し、前記両デジタルコードを等し くする方向の出力積分電圧を生成する第2の積分回路と、

前記第2の積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号 を重畳して前記被測定A/Dコンバータの入力電圧として出力する加減算回路と

測定のために前記第2の積分回路の出力積分電圧を取り出す手段とを備えたA/Dコンバータのテスト装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明はA/Dコンバータに適用し、そのテストを容易化するためのA/D コンバータのテスト装置に関するものである。

[0002]

【従来の技術】

従来のA/Dコンバータのテスト回路(例えば、特許文献1, 2, 3参照)の原理的な構成は図8のようなブロック図で示される。被測定A/Dコンバータ501の出力デジタル信号502はコントロール回路535に入力され、ここで、判定される。判定の結果として得られるコントロール信号は、信号経路537を通して可変電源536に与えられる。被測定A/Dコンバータ501の入力端子509へ入力する電圧値は可変電源536から与えられるが、その電圧値はコントロール信号により制御されることで変化する。コントロール回路535では、被測定A/Dコンバータ501の出力デジタル信号502と所定のデジタルコードと比較し、出力デジタル信号の方が大きい場合、可変電源536の出力電圧値を下げるコントロール信号を出力し、また、出力デジタル信号502の方が小さければ出力電圧値を上げるコントロール信号を出力する。最終的に、出力デジタル信号502が変化するときの入力電圧値を、そのデジタルコードに対応するビット(Bit)遷移点として記憶する。従来のテストでは、このコントロール回路535および可変電源536は、テスタとよばれる測定装置が持つ機能を用いて実施するのが一般的である。

[0003]

【特許文献1】

特開平2-145022号公報(図1)

【特許文献 2】

特開昭56-79965号公報(図1)

【特許文献3】

特開平4-129331号公報(図2~図3)

[0004]

### 【発明が解決しようとする課題】

従来のA/Dコンバータのテスト回路は、以上のように構成されていたので、 所定のデジタルコードに対応するビット遷移点を測定するためには、A/Dコン バータの出力デジタル信号をモニタしながら、入力電圧を細かく変動させる測定 ルーチンを何度もくりかえさなければならず、煩雑で時間のかかる測定であった 。特に、高精度で測定を行いたい場合には、繰り返し回数が指数関数的に増えて しまうので問題となっていた。

### [0005]

この発明は、上記のような問題点を解決するためになされたもので、所定のデジタルコードを入力設定することで、そのビット遷移点に対応するA/Dコンバータの入力電圧を自動的に出力するように動作し、煩雑な測定ルーチンを必要としない高速、かつ測定を容易にするA/Dコンバータのテスト装置を得ることを目的とする。

#### [0006]

#### 【課題を解決するための手段】

この発明に係るA/Dコンバータのテスト装置は、被測定A/Dコンバータの出力デジタルコードと測定のために与えられるビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比のデジタル信号を生成する比較判定回路と、正方向電流源と、電流値の絶対値が正方向電流源と実質的に等しく設定された負方向電流源と、正方向電流源または負方向電流源が接続された場合に入力される電流から出力積分電圧を得る積分回路と、積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号を重量して被測定A/Dコンバータの入力電圧として出力する加減算回路と、判定出力がビット遷移点を示すデジタルコードより大きいことを示す期間では出力積分電圧を減少させるように正方向電流源および前記負方向電流源の一方を積分回路に接続し、また、判定出力がビット遷移点を示すデジタルコードより小さいことを示す期間では出力積分電圧を増加させるように正方向電流源および負方向電流源の他方を積分回路に接続するスイッチ手段と、測定のために積分回路の積分出力を取り出す手段とを備えたものである。

[0007]

### 【発明の実施の形態】

以下、この発明の各実施の形態を説明する。

### 実施の形態1.

この発明の実施の形態1によるA/Dコンバータのテスト装置の構成を示す回路図である。図において、被測定A/Dコンバータ101は、入力されるアナログ信号をA/D変換し出力端子102からデジタル出力を取り出すようになっている。また、出力端子102のデジタル出力値は、比較判定回路104に与えられ、ここで入力端子103から測定のために与えられるビット遷移点を決めるためのデジタルコードと比較される。比較判定回路104は、ビット遷移点を決めるためのデジタルコードに対して出力端子102のデジタル出力が示すデジタルコードが大きければハイ電圧(以下、「H」とする)を出力し、一方、出力端子102のデジタルコードが小さければロー電圧(以下、「L」とする)を出力するよう動作する。

#### [0008]

また、この図1の回路配置では、正方向電流源105と負方向電流源106が 設けられており、電流源105と106の電流値の絶対値が実質的に等しく設定 されるものとする。この発明のスイッチ手段としてスイッチ107,108が設 けられており、スイッチ107は、比較判定回路104の出力が「L」の場合、 正方向電流源105をコンデンサとオペアンプで構成された積分回路110に接 続するよう動作する。

#### [0009]

一方、スイッチ108は、比較判定回路104の出力が「H」の場合、負方向電流源106を積分回路110に接続するよう動作する。積分回路110は、電流源105または106から入力される電流値を積分し、得られた出力積分電圧を加減算回路115に与えるように接続されている。また、積分回路110の出力積分電圧は、その値を測定のために出力端子109から取り出すようにしている。なお、積分回路110のコンデンサの両端に接続されたスイッチ112は積分回路110をリセットするためのものである。加減算回路115は、積分回路

110の出力積分電圧に三角波発生回路116の出力三角波を重畳し、スイッチ 113を介してその電圧をA/Dコンバータ101に与えるよう動作する。なお 、スイッチ113は、被測定A/Dコンバータ113のテスト時にだけオンにし 、被測定A/Dコンバータ113が組み込まれたチップの一般使用時にはオフに しておく。

### [0010]

図2はこの発明の実施の形態1に係る動作を示すタイムチャートである。122は所定のデジタルコードに対応するビット遷移点の電圧、121は積分回路110の出力積分電圧、126は電圧121に三角波が重畳された加減算回路115の出力電圧である。123は比較判定回路104の判定出力のデジタル信号、124はスイッチ107のオン・オフ期間、125はスイッチ108のオン・オフ期間を表す。スイッチ107がオンの期間は正方向電流源105が積分回路110に接続される期間を、また、スイッチ108がオンの期間は負方向電流源106が接続される期間を表すことになる。

### [0011]

図2から分るように、積分回路110の出力積分電圧121に三角波を重畳しA/Dコンバータ101に入力しているため、比較判定回路104の判定出力123は、この三角波を重畳した加減算回路115の出力電圧126の値がビット遷移点121よりも大きくなる期間T1だけ「L」を呈し、また、小さくなる期間T2だけ「H」を呈する。すなわち、三角波の存在により判定出力123はデジタル信号となり、ビット遷移点121との関係でそのデューティ比T2/(T1+T2)が変化することになる。

#### [0012]

いま、積分回路110の出力積分電圧121の値がビット遷移点122より低いとき、1/2<T2/(T1+T2)からT1<T2となる。したがって、正方向電流源105より負方向電流源106が接続される期間が長くなるから、積分回路110には負方向の電流量が多く入力されるようになり、積分回路110の出力積分電圧121は増加することになる。逆に、積分回路110の出力積分電圧121の値がビット遷移点122より大きいとき、図示していないが、T1

>T2となる。したがって、負方向電流源106より正方向電流源105が接続 される期間が長くなるから、積分回路110には正方向の電流量が多く入力され 、積分回路110の出力積分電圧121は減少することになる。

これらの動作において、やがて積分回路 1 1 0 の出力積分電圧 1 2 1 の値はビット遷移点 1 2 2 と同じ値に近づき、T 1 = T 2 となる。すなわち、この制御系は平行状態となり、積分回路 1 1 0 の出力積分電圧 1 2 1 の値の変動はなくなり安定する。この安定ときの積分回路 1 1 0 の出力積分電圧を出力端子 1 0 9 から取り出して測定すれば、入力端子 1 0 3 に入力したデジタルコードに対応したビット遷移点の電圧値の測定を容易にすることが可能となる。なお、上記説明では、積分回路 1 1 0 の出力積分電圧に重畳する信号を三角波信号としたが、代わりにのこぎり波信号を用いても同様な動作を行わせることが可能であり、以下、他の実施の形態においても同じである。

### [0013]

以上のように、この実施の形態1によれば、比較判定回路104により被測定 A/Dコンバータ101の出力デジタルコードと測定のために与えられたビット 遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大 小に対応したデューティ比のデジタル信号を生成し、このデジタル信号に応答す るスイッチ手段(107,108)により、判定出力がビット遷移点を示すデジ タルコードより大きいことを示す期間では負方向電流源106を積分回路110 に接続してその出力積分電圧を減少させ、また、判定出力がビット遷移点を示す デジタルコードより小さいことを示す期間では正方向電流源105を積分回路1 10に接続してその出力積分電圧を増加させるように制御し、加減算回路115 により、積分回路110の積分出力に所定の三角波信号またはのこぎり波信号を 重畳して被測定A/Dコンバータ101に出力し、測定のために積分回路110 の出力積分電圧の値を取り出すようにしたので、入力端子103に測定のための デジタルコードを設定することで自動的にそのビット遷移点の電圧に収束するこ とができため、ビット遷移点の測定を髙速化し、かつ容易にする効果が得られる 。なお、上記説明では、積分回路110は反転入力を使用する例について示した が、非反転入力を用いる積分回路を用いてもよい。ただし、その場合には、接続

される電流源の方向は上記例と逆になる。

[0014]

実施の形態2.

図3はこの発明の実施の形態2によるA/Dコンバータのテスト装置の構成を示す回路図で、図1と同一および相当する部分には同一符号で示す。異なる点は、比較判定回路104の他に複数個の比較判定回路204a,204bを設け、負方向電流源106の他に106b、正方向電流源105の他に105bを備えていることである。なお、電流源105bと106bの電流値の絶対値は実質的に等しく設定されるものとする。

比較判定回路204aの入力端子203aに与えるデジタルコードは比較判定回路104に与えられるビット遷移点を表すデジタルコードよりも上の値(例えば、3ビット位)とし、他方の比較判定回路204bの入力端子203bに与えるデジタルコードはビット遷移点を表すデジタルコードよりも下の値(同様に3ビット位)に設定される。この状態を図4のタイムチャートで見ると、ビット遷移点を表す電圧122に対して高く設定された122aは比較判定回路204aのデジタルコードが表す設定電圧を示し、また低く設定された122bは比較判定回路204bのデジタルコードが表す設定電圧を示している。

[0015]

被測定A/Dコンバータ101の出力デジタルコードが入力端子103の所定のデジタルコードよりも十分低く、かつ入力端子203bに与えられているデジタルコードよりも低い値を示す状態であったとする。すなわち、図4では、被測定A/Dコンバータ101の加減算回路115の出力電圧126の三角波の部分が、ビット遷移点122より低く、さらに電圧222bより低い状態となった場合である。このとき、実施の形態1と同様に、期間T2においてスイッチ108が閉じ、負方向電流源106を積分回路110に接続する。また、期間T2において、比較判定回路204bの出力123bが期間T3に「H」となり、スイッチ108bを閉じて負方向電流源106bを積分回路110に接続する。したがって、期間T3では、2つの負方向電流源106,106bが同時に接続されるため、積分回路110の出力積分電圧121はビット遷移点122の方向に早い

速度で上昇し、被測定A/Dコンバータ101の測定速度を実施の形態1よりも上げることとなる。

### [0016]

一方、被測定A/Dコンバータ101の加減算回路115の出力電圧126の 三角波の部分が、上の設定電圧122aを超えた場合(図示せず)には、比較判 定回路104,204aの判定出力において、同様にスイッチ108,108b を閉じる期間が発生する。したがって、その期間では、正方向電流源105,1 05bが積分回路110に接続され、積分回路110の出力積分電圧は早い速度 で下降してビット遷移点122に近づくよう動作し、被測定A/Dコンバータ1 01の測定速度を実施の形態1より上げることとなる。

いずれの場合でも、加減算回路115の出力波形126が上下設定電圧122 a,122b間に入った後は、実施の形態1と同じように比較判定回路104の 判定出力123に従って正方向電流源105と負方向電流源106の接続が制御 され、やがて積分回路110の出力積分電圧121の値はビット遷移点122と 同じ値に近づく。この制御系は平行状態となり、積分回路110の出力積分電圧 の値の変動はなくなり安定する。

### [0017]

以上のように、この実施の形態2によれば、実施の形態1の構成に加え、第2の比較判定回路204aにおいて、比較判定回路104に与えられるビット遷移点を示すデジタルコードよりも上の値のデジタルコードが設定入力され、被測定A/Dコンバータ101の出力デジタルコードと当該上の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第2の判定出力として生成し、また、第3の比較判定回路204bにおいて、ビット遷移点を示すデジタルコードよりも下の値のデジタルコードが設定入力され、被測定A/Dコンバータ101の出力デジタルコードと当該下の値のデジタルコードとを比較し、その大小に対応したデューティ比のデジタル信号を第3の判定出力として生成するようにし、スイッチ手段(107,107b,108,108b)は、第2の判定出力が上の値のデジタルコードより大きいことを示す期間には第2の正方向電流源105bを積分回路110に接続し、また、第3の判定出力が下の値の

デジタルコードより小さいことを示す期間には第2の負方向電流源106bを積分回路110に接続するよう制御するようにしたので、実施の形態1のテスト装置よりも応答特性をさらに向上させる効果が得られる。

[0018]

#### 実施の形態3.

図5はこの発明の実施の形態3によるテスト装置の構成を示す回路図で、図1 と異なるのは出力積分電圧の値を測定する経路にフィルタ回路119が挿入され ている点である。このフィルタ回路119により、積分値の平滑化を行うと共に 、スイッチ107,108の切り替えノイズを吸収し、高精度の測定結果を得る ことができる。

[0019]

### 実施の形態4.

図6はこの発明の実施の形態4によるA/Dコンバータのテスト装置の構成を示す回路図で、図において、図1と異なるのはスイッチ107,108、正方向電流源105および負方向電流源106の代わりに、積分回路432、基準電圧源434および電圧差・電流変換回路433を設けた点である。すなわち、この実施の形態4では、定電流源とスイッチ回路を用いず、実施の形態1~3と同様な効果を得るようにしたものである。

[0020]

図7のタイムチャートにより実施の形態4に係る動作を説明すると、比較判定回路104の判定出力のデジタル信号123が積分回路432に与えられると、積分回路432は、その判定出力123を電流値に変換して積分する。次に、電圧差・電流変換回路433は、積分回路432の出力積分電圧と基準電圧源434の基準電圧428との差をとり、その差の電圧値を電流値に変換する。電圧差・電流変換回路433の出力電流は、積分回路110に直接入力される。

[0021]

図7に示すように、積分回路110の出力積分電圧421aがビット遷移点の電圧122より小さいとき、三角波が重畳されていることにより比較判定回路104の判定出力123のデューティ比は、1/2<T2/(T1+T2)となる

。すなわち、T1<T2となり、このサイクルの状態における積分回路432の 出力積分電圧427aの値は基準電圧源434の基準電圧値428より高くなる 。電圧差・電流変換回路433により、基準電圧428から積分回路432のこ のときの出力積分電圧427aを引くと、マイナスの電圧値429aが得られ、 これを電流変換した負方向の電流を積分回路110に出力する。このことにより 、積分回路110の出力積分電圧421aの値は増加し、ビット遷移点の電圧1 22に近づいていく。

### [0022]

逆に、積分回路110の出力積分電圧421bの値がビット遷移点の電圧122より大きいとき、デューティ比は1/2>T2/(T1+T2)となる。すなわち、T1>T2となるから、積分回路432の出力積分電圧427bの値が基準電圧値428より低くなる。電圧差・電流変換回路433において、このとき基準電圧428から積分回路432の出力積分電圧427bを引けばプラスの電圧値429bが得られ、これを電流変換した正方向の電流を積分回路110に出力する。このことにより、積分回路110の出力積分電圧421bの値は減少し、ビット遷移点の電圧122に近づいていく。

いずれの動作においても、やがて、T1=T2となると、電圧差・電流変換回路433から積分回路110に入力される電流値は0となり、積分回路110の出力積分電圧は変化しなくなり、平行状態になる。このときの積分回路110の出力積分電圧を出力端子109で測定すれば、入力端子103から比較判定回路104に入力したデジタルコードに対応したビット遷移点を測定することができる。

#### [0023]

以上のように、この実施の形態4によれば、比較判定回路104において、被測定A/Dコンバータ101の出力デジタルコードと測定のために与えられたビット遷移点を示すデジタルコードとを比較し、判定出力として両デジタルコードの大小に対応したデューティ比を持つデジタル信号を生成し、電圧差・電流変換回路433により、第1の積分回路432により判定出力のデジタル信号を積分し、基準電圧と第1の積分回路432の出力積分電圧との差をとり、差の電圧に

対応した電流値およびその方向の電流を得、第2の積分回路110により、得られた電流値およびその方向の電流を積分し、両デジタルコードを等しくする方向の出力積分電圧を生成し、加減算回路115により、第2の積分回路110の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳して被測定A/Dコンバータ101の入力電圧として出力し、測定のために第2の積分回路110の出力積分電圧を取り出すようにしたものである。すなわち、測定時に被測定A/Dコンバータ101に与える入力電圧に三角波を重畳することで、被測定A/Dコンバータの出力のデジタルコードを測定用に設定したデジタルコードと比較してデジタル信号を判定出力として得るようにし、そのデューティ比に応じて被測定A/Dコンバータのビット遷移点を得るための制御を行うため、ビット遷移点の測定を高速化し、かつ容易にする効果が得られる。

[0024]

### 【発明の効果】

以上のように、この発明によれば、ビット遷移点の測定時に被測定A/Dコンバータのバータに与える入力電圧に三角波を重畳することで、被測定A/Dコンバータの出力デジタルコードを測定のため設定したデジタルコードとを比較判定回路で比較してデジタル信号を判定出力として得るようにし、両デジタルコード大小に対応するデューティ比に従って積分回路に与える電流を制御して自動的に被測定A/Dコンバータのビット遷移点の入力電圧を得るようにしたので、ビット遷移点の測定を高速化し、かつ容易にする効果がある。

### 【図面の簡単な説明】


- 【図1】 この発明の実施の形態1によるA/Dコンバータのテスト装置の構成を示す回路図である。
  - 【図2】 この発明の実施の形態1に係る動作を示すタイムチャートである
- 【図3】 この発明の実施の形態2によるA/Dコンバータのテスト装置の構成を示す回路図である。
  - 【図4】 この発明の実施の形態2に係る動作を示すタイムチャートである

- 【図5】 この発明の実施の形態3によるA/Dコンバータのテスト装置の 構成を示す回路図である。
- 【図6】 この発明の実施の形態4によるA/Dコンバータのテスト装置の構成を示す回路図である。
  - 【図7】 この発明の実施の形態4に係る動作を示すタイムチャートである
  - 【図8】 従来のA/Dコンバータの測定の例を示す回路図である。


【符号の説明】

101 被測定A/Dコンバータ、102,109,109a 出力端子、103,203a,203b 入力端子、104,204a,204b 比較判定回路、105,105b 正方向電流源、106,106b 負方向電流源、107,107b,108,108b,112,113 スイッチ、110,432 積分回路、115 加減算回路、116 三角波発生回路、433 電圧差・電流変換回路、434 基準電圧源。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



## 特2002-365650

【書類名】

要約書

【要約】

【課題】 所定のデジタルコードのビット遷移点を自動的に、かつ高速に測定する。

【解決手段】 比較判定回路が、A/Dコンバータの出力コードとビット遷移点を示すデジタルコードとを比較し、両コードの大小に対応したデューティ比のデジタル信号を生成し、スイッチ手段が、積分回路に対し、判定出力がビット遷移点を示すコードより大きいことを示す期間では積分出力を減少させるように正方向電流源および負方向電流源の一方を接続し、また、判定出力がビット遷移点を示すデジタルコードより小さいことを示す期間では積分出力を増加させるように電流源の他方を接続制御し、加減算回路が、積分回路の出力積分電圧に所定の三角波信号またはのこぎり波信号を重畳してA/Dコンバータに入力する。

【選択図】

図 1

# 特2002-365650

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社